设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog的循环冗余校验_CRC_的实现
12345678
返回列表 发新帖
楼主: largedeer

基于Verilog的循环冗余校验_CRC_的实现

[复制链接]
i_test
发表于 2016-6-27 17:55:49 | 显示全部楼层
不是很实用。
回复 支持 反对

使用道具 举报

发表于 2016-6-27 20:25:28 | 显示全部楼层
回复 1# largedeer


   下载下来看一下
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-6-28 08:48:12 | 显示全部楼层
好东西
回复 支持 反对

使用道具 举报

Bugod
发表于 2016-8-3 14:45:21 | 显示全部楼层
如果是检验位数多一点的，这种方法得累死啊！比如我现在有256字节要检验
回复 支持 反对

使用道具 举报

发表于 2016-9-13 17:31:56 | 显示全部楼层
谢谢分享~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-3-25 02:48:52 | 显示全部楼层
看看这个。。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

12345678
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-11 01:23 , Processed in 0.013151 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表