设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog的循环冗余校验_CRC_的实现

1 2 3 4 567 8 / 8 页下一页

发新帖

楼主: largedeer

基于Verilog的循环冗余校验_CRC_的实现

发表于 2011-7-25 10:59:46 | 显示全部楼层

多谢分享

回复支持反对

发表于 2011-7-25 11:16:13 | 显示全部楼层

是什么哦？论文还是源代码

回复支持反对

发表于 2011-8-8 10:55:00 | 显示全部楼层

有没有并行的，很需要。

回复支持反对

发表于 2011-8-9 10:32:04 | 显示全部楼层

回复 1# largedeer

先下来再看

回复支持反对

发表于 2011-8-9 10:37:50 | 显示全部楼层

3Q,好东西下来现看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-9-18 10:56:10 | 显示全部楼层

kankankankan

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-9-18 11:44:06 | 显示全部楼层

学习学习学习虚席

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-9-18 22:28:48 | 显示全部楼层

看了下。。不是我想要的。。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-11-21 09:02:01 | 显示全部楼层

谢谢您的分享，正要编程了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-12-7 10:29:11 | 显示全部楼层

我想看并行的。。

回复支持反对

1 2 3 4 567 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 20:47 , Processed in 0.021052 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表