PLL的带宽为何要选择为输入参考频率的1/10~1/20?

semico_ljj · 发表于 2009-7-9 15:37:43

原帖由 lp.zhu 于 2008-2-25 22:51 发表

 登录/注册后可看大图

PLL 的带宽设置为1/10~1/20主要是基于Charge Pump PLL来说的。
由于PFD会在每次CkREF的Rise Time（Fall Time）和CKFB比较一次相位，也就是Cp的充放电是以CKREF为周期的
由于PLL是Close Loop的系统，存在Close Loop ...

semico_ljj · 发表于 2009-7-9 15:39:17

有点晕。。

harry1862pd · 发表于 2011-3-18 15:41:07

好东西，谢谢。

cll412121 · 发表于 2011-3-19 23:41:07

带宽越小锁定时间越长，所以不是越小越好

dghj · 发表于 2011-3-27 15:31:43

etretretretr

dghj · 发表于 2011-3-27 15:34:37

000000

dghj · 发表于 2011-3-27 15:35:53

5555555

dghj · 发表于 2011-3-27 15:37:45

8888888

dghj · 发表于 2011-3-27 15:39:40

dfdsfdf

dghj · 发表于 2011-3-27 15:41:02

88888888

PLL的带宽为何要选择为输入参考频率的1/10~1/20?

站长推荐 /1