关于ALTERA DDRIO 时序约束问题

mingatmac · 发表于 2015-6-12 19:11:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我有一个250MHz的DDR ADC 输入给FPGA，FPGA端我用了ALTERA的DDRIO IP模块接收250MHz的DDR ADC 输出然后转成并行数据，再用一个寄存器通过250Mhz的时钟寄存DDRIO输出的并行数据。DDRIO的输入直接来自ADC输出，FPGA内的250Mhz来自PLL(PLL的输入时钟由ADC提供)。我做时序分析的时候发现DDRIO输出和下一级寄存器之间有4.8 ns的延迟，主要是通过了ALTERA的logic_cell_comb (Feeder)。所以我的问题是DDRIO和寄存器之间没有任何datapath只是一条线连接，为何altera给我综合之后要通过logic_cell_comb? 像这样的情况能有什么办法解决，让我的电路能跑到250MHZ？谢谢

[求助] 关于ALTERA DDRIO 时序约束问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2