对于一个clock gating怎么设multicycle?

icfbicfb · 发表于 2015-6-16 10:27:07

不需要了，直接看cg check的结果就行了

61ping · 发表于 2015-6-16 10:53:26

但是现在STA已经报出有clock gating violation了，还要使用data check吗？
午后乐天派发表于 2015-6-16 10:00

登录/注册后可看大图

data check好像是约束不是check rule来的，可以驱动优化

午后乐天派 · 发表于 2015-6-17 14:46:58

data check好像是约束不是check rule来的，可以驱动优化
61ping 发表于 2015-6-16 10:53

登录/注册后可看大图

现在就是sta报出clock gating的hold time问题，我不知道怎么解决。designer说那是一个静态信号，不会变的，所以出现的clock gating的hold time问题可以忽略。但是我不想把这里设为disable_clock_gating_check，才想到用multicycle的。

61ping · 发表于 2015-6-17 16:33:03

有hold 修掉就是啊

午后乐天派 · 发表于 2015-6-17 17:54:03

有hold 修掉就是啊
61ping 发表于 2015-6-17 16:33

登录/注册后可看大图

是假错来的，我现在就是不知道怎么过滤这个假错！！！

午后乐天派 · 发表于 2015-6-25 17:31:22

是假错来的，我现在就是不知道怎么过滤这个假错！！！
午后乐天派发表于 2015-6-17 17:54

登录/注册后可看大图

继续求答案！

[求助] 对于一个clock gating怎么设multicycle?

站长推荐 /1