第一次做lvs，有net连接的问题，实在不知道怎么办了。求前辈指点！！

qlmsdu

看你的layout和spi的cell都对不起来，我开始怀疑的spi抽得有问题，当然我是猜，如果不对，勿喷；

西边的鸵鸟

回复 11# qlmsdu
好像不是这个问题。我现在又在怀疑lvs option的问题，不知道您对LVS filter unused options这个选项的设置有什么了解没？

damonzhao

回复 5# 西边的鸵鸟


   单个IO cell进行LVS验证，debug下，看下layout单元里多出来的单元的连接情况，然后看下netlist。
如果IO cell的netlist是从电路里自己抽取出来的，那可能的问题就是你的电阻的threshold设的太大造成的。
自己debug下看看先。

西边的鸵鸟

回复 13# damonzhao
恩。我先试试，谢谢您的建议

西边的鸵鸟

回复 13# damonzhao

首先，感谢各位前辈的帮助。
这个帖子的问题，我觉得算是解决了吧。下面做下总结。
前两个问题应该是同一个原因吧。就是我使用的数字pad，里面有较多的dummy电阻，应该是为了器件周围环境。这些电阻（截图在5楼）都是被短接的。在pr导出的网表和转换的spi文件里面都是没有这些器件的。可是由gds导出版图后，做lvs时候，如果不加以设置，将其过滤掉，会出现source和layout不匹配而出错。
解决方法，在lvs的option中，勾选RC那一栏，也就是过滤掉首尾短接的电阻，这样lvs的时候问题（1）和（2）就都解决了。
对于问题三，其实我也不知道算不算解决了，就是source里面的电阻和layout的电阻不匹配。我手动修改了lvs文件里面关于PR（电阻类型）电阻的误差容忍系数，默认值是0%，我改成了4%（因为显示的不匹配信息是3.47%），这样第三个问题也解决了。
以上是做发是前辈们指点和自己查找资料解决的，我也不知道是不是全对，若有不正确之处，请大牛指出！！！

damonzhao

http://bbs.eetop.cn/thread-319075-1-1.html

很好，应该就是这些问题。properity的问题可以waive掉

ljjbunny

回复 16# damonzhao


    你好，请问为什么会有property的错误，是抽spi工具的误差吗？

damonzhao

回复 17# ljjbunny


   layout中存在45度的poly，所以算法的问题，不可能完全一致，所以有部分误差可以允许。

damonzhao

http://bbs.eetop.cn/thread-319075-1-1.html