在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7682|回复: 4

[求助] 请教存在时钟mux情况下,create_generated_clock的问题

[复制链接]
发表于 2015-4-22 15:25:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本设计有两个clock,分别叫osc_clk和ext_clk,频率是不一样的,都是从port送进来的,经过一个mux之后,输出一个sys_clk给系统用,然后又将这个sys_clk二分频,给某些DFF用。请教大家,在综合时,create_generated_clock后面的 -source应该写哪个clk呢? 还有就是这个generated clock要不要定义clock uncertainty这些参数呢?

谢谢大家!
发表于 2015-4-22 19:33:39 | 显示全部楼层
都写,-add即可,

uncertainty都要的,通常是对【all_clocks]
发表于 2015-4-22 21:57:18 | 显示全部楼层
这两个时钟是异步的,可以两种情况都作分析:
create_clock -name osc_clk PERIOD_OSC [get_ports osc_clk]
create_clock -name ext_clk PERIOD_EXT [get_ports ext_clk] -add
create_generate_clock -combinational -name sys_clk_osc -source clk_osc [get_pins MUX/out] -add
create_generate_clock -combinational -name sys_clk_ext -source clk_ext [get_pins MUX/out] -add
然后分别以这两个时钟为源时钟,分别作时序分析,即有两套时序约束;
注意要:set timing_enable_multiple_clocks_per_reg true,否则只做一种分析;

但其实你这种情况只需要选择一个较快的时钟分析就行了;
uncertainty确实是都需要的,你可以generated clk不加,看看时序报告就知道了。
 楼主| 发表于 2015-4-23 14:04:38 | 显示全部楼层
回复 3# nature19900303


   多谢版主和大神耐心的回复!我试了一下,真的成功了!
发表于 2015-5-8 17:51:47 | 显示全部楼层
回复 4# xiaoyeah

-source 不可以用 [size=14.3999996185303px]sys_clk 吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:46 , Processed in 0.028863 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表