第3组提交需求分析报告

SOC · 发表于 2003-11-14 20:17:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

LBHIDDEN[4]LBHIDDEN[这个贴子最后由SOC在 2003/11/14 08:18pm 第 1 次编辑]

依照设计文档简单的写了个需求分析报告，大家先看看！

一声叹息 · 发表于 2003-11-14 21:43:14

先鼓励一下，向SOC和zhuoyue致敬。

zhuoyue · 发表于 2003-11-16 10:27:30

ding!

一声叹息 · 发表于 2003-11-17 22:52:34

有没有考虑过事先哪几种速率？是否可配置？

SOC · 发表于 2003-11-18 09:39:15

按照规范，应该由三种模式：
1、标准模式:100kbit/s
2、快速模式:400kbit/s
3、高速模式:3.4Mbit/s
我想至少支持前两种模式，可编程配置。

atuhappy · 发表于 2003-11-18 10:35:15

规范上提供了这3种模式
我想能不能这样做，由系统时钟来确定速度，这样自由度大些

一声叹息 · 发表于 2003-11-18 10:43:03

我倒觉得应该一个分频设置寄存器，sys_clk/（分频设置）＝线路速率。

jackzhang · 发表于 2003-11-18 11:09:15

赞成一声叹息的提议

atuhappy · 发表于 2003-11-18 11:13:05

这样也是不错的选择

一声叹息 · 发表于 2003-11-26 22:29:55

我谈一下我的看法。
I2C协议如果从OSI参考模型来看，它应该处于物理层和数据链路层。所以分析其需求也要从这两个方面入手。
从物理层来看，我们首先需要考虑的是信号的电气特性要求，例如：信号的上升时间在标准模式下的要求为 tr <1000ns，在快速模式下的要求为20ns<tr<300ns，在高速模式下也有其要求。对FPGA来讲，是否需要外接器件才能满足标准的要求？
从数据链路层来看，我们就要考虑其线路规程、流控方式。从拓扑结构看，它是一个多主多点的总线型结构，这种结构直接引出的问题就是多主仲裁、寻址方式、地址格式等。我们可以根据当前实际情况选择是否支持多主结构，支持的速率。
I2C总线采用的是轮询/选择/应答的线路规程，我们就要考虑host如何控制FPGA完成这些功能，host应该通过什么样的方式感知应答信号（ACK/NAK）等。
匆匆写了几句，欢迎大家指正。