用的是smic自己的55nm工艺,这些都是ICC报出来的。
目前的问题是,如果按0.005设置,place时,除了tapfiller外,所有的标准单元都偏离值近似0.005,导致在route的时候,
warning:cell instance(U1) not on min-grid ,some of its pins are not be accessible
........
cell instance(Un) not on min-grid ,some of its pins are not be accessible
Error:illegal [M5] Ver-track [坐标] not on min-grid
illegal [M4] Hor-track [坐标] not on min-grid
illegal [M3] Ver-track [坐标] not on min-grid
用的是smic自己的55nm工艺,这些都是ICC报出来的。
目前的问题是,如果按0.005设置,place时,除了tapfiller外,所有的标准单元都偏离值近似0.005,导致在route的时候,
warning:cell instance(U1) not on min-grid ,some of its pins are not be accessible
........
cell instance(Un) not on min-grid ,some of its pins are not be accessible
Error:illegal [M5] Ver-track [坐标] not on min-grid
illegal [M4] Hor-track [坐标] not on min-grid
illegal [M3] Ver-track [坐标] not on min-grid
用的smic55nm的,HVT LVT和RVT 混用的,reslution是5,用的是
SCC55nll_hd_6lm_1tm.tf,M1-M5以及TM2。
Design Rule Version :TD-LO65-DR-2001v13R
Spice Model version :TD-LO65-SP-2001v7R
单独用小模块跑的时候,放置都是正确的。
只是在整个top的时候就出现问题了,不知道是我设置的问题还是其他的?
通常的解决方法有哪些呢?