在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3606|回复: 6

[求助] 问个关于环振的事儿

[复制链接]
发表于 2015-3-31 23:53:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
不用电感。
如果用“反相器”级联的方式来实现VCO的话,有可能只是几个简单的反相器(1PMOS+1NMOS)的级联来实现一个较宽范围的输出吗(比如100M~2G)? VCO的控制方式是改变从PMOS源端注入的电流大小。

因为之前见过的所有的环振VCO都是差分结构的比如symmetric load,没见过这种方式来实现这样一个频率的VCO。

各位有过类似的经验吗?

这两种方式(单端和差分)各有什么好处呢?
发表于 2015-4-1 00:15:57 | 显示全部楼层
回复 1# danglang


    你的这个范围在一个pvt都难做 电压工艺一漂三倍频都很难做到 你好歹还要考虑噪声特性和kvco的巨大变化给环路带来的问题
 楼主| 发表于 2015-4-1 00:23:15 | 显示全部楼层
回复 2# chengdumicro

要求没那么高,主要是为了省面积。但是用差分或者单端级联的方式来实现,从面积角度考虑,我觉得差别不大。

主要是想知道如果非要选择环振来实现我说的指标的话,到底用单端的好,还是差分的好。
发表于 2015-4-1 09:20:56 | 显示全部楼层
差分的扛共模噪声(电源、地等等)比单端强得多,所以大部分ic里还是用差分的多,很多片上的其他模拟电路也是用差分的多嘛。。。ring osc本身面积就不大,单端变差分增加的那点面积也没多少,你跟别的其他模块小很多的,说不定跟bypass电容差不多大。
发表于 2015-4-1 09:27:41 | 显示全部楼层
你仿真的时候在power/ground加点扰动看看,差分优势就出来了
 楼主| 发表于 2015-4-1 20:29:15 | 显示全部楼层
回复 4# totowo

小数N分频的锁相环里,用电流源DAC消除DSM量化噪声,一般需要几位啊?

最好能给个例子。
发表于 2015-4-1 22:23:09 | 显示全部楼层
关注。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 14:21 , Processed in 0.021241 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表