CML buffer求助

yunyi009 · 发表于 2015-1-15 16:37:06

您需要登录才可以下载或查看，没有账号？注册

x

我在设计CML buffer时，信号下降时间总是比上升时间长，导致占空比不是50%，有什么办法可以降低下降时间吗？

lwjee · 发表于 2015-1-15 20:22:50

回复 1# yunyi009

管子做大点。上升是R拉的，下降是MOS管拉的，如果你的电阻在上面。

yunyi009 · 发表于 2015-1-15 21:06:12

回复 2# lwjee

是把下拉MOS管的尺寸做大吗？还有把CML电平转换为CMOS电平用什么电路可以实现呢

lwjee · 发表于 2015-1-16 09:44:57

如果你不在意CML输出的占空比，也可以在传化为CMOS是校正。

lvbenqiang123 · 发表于 2015-1-16 10:44:06

回复 4# lwjee

请问你这头像这位妹子是？好清纯。。。。。。

yunyi009 · 发表于 2015-1-16 11:08:08

回复 4# lwjee
我也打算在转化为CMOS时校正，不过该如何转化为CMOS呢。。。有没有这方面的资料啥的~

zy_gu@163.com · 发表于 2015-1-16 11:32:43

CML差分输出的逻辑1和0是对称的，理论上的占空比是50，你的testbench是怎样的？

qingyinnj · 发表于 2016-6-23 18:09:10

请问下CML电平如何转换成CMOS电平

[求助] CML buffer求助