关于cts后的setup violations 问题

wenjian07 · 发表于 2015-3-26 14:54:29

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

先描述下我的问题：我的设计中有一些timing path的两个dff的CK pin都是implicit nonstop pin，做place_opt时data path没有什么问题，但是cts后data path上有几个cell的delay变得很大，所以出现了setup violation.检查layout发现endpoint的dff被移到很远处，负载增大，delay值所以增大。

这个问题怎么解决，是否由于作为implicit nonstop pin的dff被当作clock tree的cell，所以cts会移动这些cell??

joemool · 发表于 2015-3-26 15:53:31

EDI还是ICC？

icfbicfb · 发表于 2015-3-26 18:11:30

ccopt 或者ccd 优化，优化完了再看

loveheihei · 发表于 2015-3-27 09:49:55

看你的说法应该是用ICC的吧，你有implicit nonstop pin，应该是因为后面有generate clock设置造成的吧，ICC的确会把他当做tree的一部分，不会去balance这个CK，如果你还是有很大的setup violation，至少应该不是一个clock group的吧，你还是先看看这两个group之间为啥会有talk，是不是真的？另外ICC应该会去修DRC的呀，如果距离太远的话，除非你有什么别的设置切断了他们的timing arc。

wenjian07 · 发表于 2015-3-31 17:56:17

回复 4# loveheihei

是一个group，穿过两个dff的都是一个clock，还没有作优化，我想在cts阶段解决掉这个问题，尽量做好clock tree

[求助] 关于cts后的setup violations 问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1