【征文】基于FPGA的图像缩放处理。

huakaimanlin · 发表于 2015-3-26 09:53:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 huakaimanlin 于 2015-3-26 09:58 编辑

系统框图

功能描述

这是某个项目的一个前期原型开发，当然最终产品实现的不是这个功能。原型开发的时候验证了ALtera VIP的使用。输入由摄像头接口输入BT.655信号。通过Clocked Video Input将信号转换成Avalon-ST协议，再经过Deinterlacer->Scaler->Frame Buffer->HDMI显示模块。

Scaler在输出图像尺寸变化的时候需要配置。HDMI显示模块需要进行I2C配置。这里都用NIOS去做。

设计感悟

刚开始的时候觉得Altera的VIP太难用，Scaler还搞一个Avalon-ST接口。后来发现这样统一接口其实很好用。整体难度不大，只要用心阅读各个IP的数据手册学会怎样使用IP就OK。