在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2030|回复: 4

[求助] 含有clock gate cell的design在cts时候有要求吗【已解决】

[复制链接]
发表于 2015-3-17 09:16:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 jiazhang 于 2015-3-18 21:46 编辑

如果 design中含有clock gate cell,那么在cts的时候需要特别设置什么嘛?

看guide上说,在running cts的时候要:

Whether the clock tree contains preexisting cells, such as clock gating cells
发表于 2015-3-17 11:52:09 | 显示全部楼层
不需要, 只要打开clock gating timing check就行, 缺省是打开的,不关闭就行
 楼主| 发表于 2015-3-17 12:07:29 | 显示全部楼层
回复 2# icfbicfb

多谢! 您说的是icc中的 set_clock_gating_check 这个命令吗
发表于 2015-3-17 16:12:46 | 显示全部楼层
不是 ,

pt里面的 timing_disable_clock_gating_checks 变量,

icc里面没法 disable clock gating check,自动就是开的,
 楼主| 发表于 2015-3-18 21:45:13 | 显示全部楼层
回复 4# icfbicfb
恩 好的 多谢您!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 19:54 , Processed in 0.023622 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表