如何实现只优化某一clock上的路径

ITITIT · 发表于 2015-2-4 16:15:00

您需要登录才可以下载或查看，没有账号？注册

x

假设一个设计，有clk1、clk2、clk3、clk4、clk5五个时钟，其它时钟的timing都满足要求，且有很大slack，但clk1存在违例，如何能设置成DC重点优化clk1的path

icfbicfb · 发表于 2015-2-4 16:31:38

group_path -name clk1 -weight 10

ITITIT · 发表于 2015-2-6 13:58:29

回复 2# icfbicfb

谢谢版主大大

[求助] 如何实现只优化某一clock上的路径