Could not determine discipline for this expression

asfdg5

用verilogams写了个模拟模块，输出电压是输入电压的平方以及开方关系，仿真遇到下面的错误

ncelab: *E,CUVDNF (./ihnl/test/tuning/schematic/verilog.vams,76|13): Could not determine discipline for this expression .
co ), .pin( net037 ) );
                 |
ncelab: *E,CUVDNF (./ihnl/test/tuning/schematic/verilog.vams,77|17): Could not determine discipline for this expression .
net037 ), .ns( cds_globals.\gnd!  ) );
     |
ncelab: *E,CUVDNF (./ihnl/test/tuning/schematic/verilog.vams,83|5): Could not determine discipline for this expression .
V0 ( ref, cds_globals.\gnd!  );
       |
ncelab: *E,CUVDNF (./ihnl/test/tuning/schematic/verilog.vams,101|7): Could not determine discipline for this expression .

求解答！！！

tanye22

同问。。。

wbchen

请问楼主解决问题了没? 我也遇到了类似的问题，verilogA 写的 block 跟analog 模块接一起的时候就会报错，按我理解的话是因为不能正确归类VerilogA 模块输出信号的类型。但是不知道怎么解决，尝试过改变 default discipline 设置 , 但是不成功。

侯门似海

回复 1# asfdg5


   楼主解决没有，遇到同样的问题

银河水晶

ade->setup->connect rules设置线的电平

lizheng2580

遇到同样的问题，请问您是怎么解决的呢

clxun

银河水晶 发表于 2021-9-9 17:39
ade->setup->connect rules设置线的电平

这个设置了，还是报这个error