请教 ATPG仿真问题

yangclrockchips

新手请教各位大牛：     我的设计中scan chain中的寄存器占97%（有部分异步复位逻辑不在scan chain中），ATPG生成pattern的报告显示只有30%多的覆盖率。
我看了下pattern，发现有好多pattern的输入时0或1，但输出有X；可是ATPG仿真（综合网表，没有反标延时信息）结构是pttern全部过了（0 errors）。
     请问这么低的覆盖率是因为那些X导致好多寄存器没有被测试覆盖吗？
     仿真通过是不是说只是仿真和pattern行为一致，仿真本身没问题，但TMAX的pattern出的有问题？
     覆盖率这么低是跟那些异步逻辑的X状态传递到scan chain中与关系吗？
     如何通过约束提高覆盖率？或者请帮忙分析下这么低覆盖率的可能原因。

     新手，实在没招了。bow~~~~