在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3277|回复: 2

[求助] DC综合约束时怎么定义反向时钟

[复制链接]
发表于 2015-1-2 19:18:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在设计中需要用到输入时钟的反向作为新的时钟。时钟网络如下图所示。请问各位大神,在时钟约束的时候怎么用create_generated_clock 产生这个反向时钟,并且怎么产生clk1,clk2. clkinv.jpg
发表于 2015-1-3 00:13:47 | 显示全部楼层
找个SDC模仿就行了,至于 negative unate, 工具自己会推导
发表于 2015-1-3 19:52:38 | 显示全部楼层
在U1~U4上做gen clk 描述好waveform
U1 U2 和U3 U4 如果没有处理,会按半周期来分配交互的逻辑。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 09:55 , Processed in 0.021470 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表