在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1990|回复: 3

[求助] DC综合warning求助

[复制链接]
发表于 2014-12-23 22:16:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在设计一个简单的数字时钟时进行dc综合时出现warning Warning: In design 'minute', cell 'C110' does not drive any nets. (LINT-1) 有好几个模块都有类似的问题,一直找不出问题,求高人指点

附minute模块代码:

module minute
(clk,rst,isread,read_minute,co_sec,out_minute,co_min
);
input clk;                  
input rst;                      //复位
input isread;                  //配置启动使能信号
input co_sec;                  //秒进位
input [5:0] read_minute;       //配置数据

output co_min;                 //分进位
output [5:0] out_minute;

reg [5:0] minutes;            //驱动out_minute
reg en_min;                   //驱动co_min
always @(posedge clk or negedge rst)  
if(!rst)
    begin
      minutes <= 6'd0;
      en_min <= 1'b0;
    end
else if (isread)                 //配置信号使能  数据从配置读入信号进行输出
      minutes <= read_minute;
else if ((co_sec == 1) && (minutes == 6'd59))
    begin
      en_min <= 1'b1;                     //进位
      minutes <= 6'd0;                    //清零
    end
else if (co_sec == 1)                   //分+1
    begin
      minutes <= minutes + 1'b1;
     
en_min <= 1'b0;
    end
else en_min <= 1'b0;   
assign out_minute = minutes;
assign co_min = en_min;
endmodule



希望各路大神多指点!!!!!!!!!!!!!!不胜感激!!!!!!!!!!
发表于 2014-12-31 20:00:25 | 显示全部楼层
回复 1# xidian704
    帮顶顶
发表于 2015-1-4 14:15:52 | 显示全部楼层
我也碰到过相同的问题,
对RTL 做lint check,
也没有发现no load 的 cell,
dc使用report design 也没有报这个问题
所以我怀疑,
是不是DC在translate 的时候,RTL 转为gtech时,警告可能会出现了多余的cell
在后面compile和mapping的时候,软件自己把多余的cell拿掉了
期待高人解释
发表于 2015-1-4 14:50:07 | 显示全部楼层
没关系吧, ignore吧,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 12:44 , Processed in 0.021130 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表