在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 17403|回复: 47

[转贴] 台湾CIC系列教程 - IC后端设计

[复制链接]
发表于 2014-12-10 10:50:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
台湾CIC系列教程 - IC后端设计


                               
登录/注册后可看大图

CIC - IC Backend Design.zip (10.88 MB)


第一章 概述
http://bbs.eetop.cn/thread-112285-1-1.html
pdf格式的ppt文件,共48页。
主要内容包括:
    IC設計基本概念
    電路設計與模擬的基本觀念


第二章 Review MOS Transistor Principle and Fabrication (MOS晶体管回顾)
http://bbs.eetop.cn/thread-112286-1-1.html
pdf格式的ppt文件,共75页。
主要内容包括:
    MOS晶体管工作原理
    互補式金氧半導體製程技術
    CMOS反相器
    棍图法(stick diagrams)


第三章 Layout Design Rules (版图设计规则)
http://bbs.eetop.cn/thread-112287-1-1.html
pdf格式的ppt文件,共27页。
主要内容包括:
    Layout Design Rules
    Definition of Layout Rules
    Stick Diagram
    Euler Path
    CMOS Inverter Layout


第四章 Layout Considerations
http://bbs.eetop.cn/thread-112288-1-1.html
pdf格式的ppt文件,共93页。
主要内容包括:
    Analog Layout Consideration
        Matching
        Noise and Decoupling
       Floorplanning
       后端处理
        电阻
        电容
        连接元件
        闩锁
    Analog Layout Consideration (II) 布线与封裝
        一般佈線考慮
        最小寬度
        最小間隔
        最小包圍
        最小延伸
        設計法則
        天線效應
        多指狀電晶體
        對稱性
        參考分佈
        電阻
        電容
        二極體
        連接元件
        墊和ESD 保護層
        基板耦合
        封裝
        自感


第五章 Layout Samples
http://bbs.eetop.cn/thread-112289-1-1.html
pdf格式的ppt文件,共9页。
主要内容包括一些版图示例。


第六章 Schematic Building & Simulation (原理图设计及仿真)
http://bbs.eetop.cn/thread-112290-1-1.html
pdf格式的ppt文件,共51页。
主要内容包括:
    Schematic Building
    Simulation Tool - HSPICE


第七章 Layout-Implementation (版图实现)
http://bbs.eetop.cn/thread-112291-1-1.html
pdf格式的ppt文件,共94页。
主要内容包括:
    Generic CMOS Process Flow
    Basic Layout Concept
    Layout and Devices
    Layout Design Consideration
    Layout tool—Virtuoso
    I/O PAD


第八章 Verification--Calibre (版图验证-Calibre)
http://bbs.eetop.cn/thread-112292-1-1.html
pdf格式的ppt文件,共104页。
主要内容包括:
    Concept
    Design Rule check
    Layout vs. Schematic
    Parasitic Extraction using XCalibre


第九章 Chip Tape-Out (流片)
http://bbs.eetop.cn/thread-112294-1-1.html
pdf格式的ppt文件,共12页。
主要内容包括:
    DRC (block)
    LVS (layout vs schematic)
    LPE (Parasitic Effect Extraction)
    Post-simulation
    Repeat all blocks
    IO PAD
    Package type


第十章 The secret art of chip graffiti (版图雕刻艺术)
http://bbs.eetop.cn/thread-112296-1-1.html
pdf文件,共6页。
主要内容包括一些版图雕刻介绍及展示。
发表于 2014-12-10 11:44:24 | 显示全部楼层
谢谢分享!
发表于 2014-12-10 14:01:12 | 显示全部楼层
很好很强大
发表于 2014-12-10 19:22:43 | 显示全部楼层
下来看看
发表于 2014-12-11 13:27:55 | 显示全部楼层
该教程比较系统。
发表于 2014-12-12 15:37:22 | 显示全部楼层
非常好
发表于 2014-12-18 15:31:49 | 显示全部楼层
好的教學文章~
謝分享~
发表于 2014-12-18 23:12:25 | 显示全部楼层
发表于 2014-12-18 23:13:01 | 显示全部楼层
发表于 2014-12-21 22:01:34 | 显示全部楼层
不错的资料!!!!!!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:42 , Processed in 0.023833 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表