低寄生电容ESD器件设计

钱玲莉 · 发表于 2014-12-9 10:13:09

您需要登录才可以下载或查看，没有账号？注册

x

有没有大神知道关于低寄生电容ESD器件设计的优点，以及它的大概原理的呀。急求呀，拜托了。。

miggychen · 发表于 2014-12-25 16:33:18

tongqiu tongqiu ...

enian · 发表于 2015-1-5 19:38:48

尽量减小面积并把电容成分串联

上海大学 · 发表于 2015-1-16 12:25:53

ESD性能也会随之下降吧

wyliuse · 发表于 2015-1-16 21:02:33

需要用到全芯片的概念，找ker的论文仔细研究。

albertyin · 发表于 2015-3-11 17:29:11

举个简单例子:
用MOS做保护器件时, 用环形gate, 减小drain面积.

G_yesorno · 发表于 2015-3-21 10:45:46

一般ESD寄生电容是多少呢？

albertyin · 发表于 2015-3-21 16:47:03

用MOS管的话, pf级.
高频信号往往要求在几十ff级.

stardon12 · 发表于 2015-7-16 17:21:54

小结电容的ESD产品,一直都是有难度的.

michang5342 · 发表于 2015-10-13 13:24:19

回复 1# 钱玲莉

要看要通过的ESD电压为多少KV. 如果，寄生电容在1pF 以下，使用CMOS 工艺的话，只能使用NMOS, 而且，设计正确下，应该没有办法达到1KV以上

[求助] 低寄生电容ESD器件设计