关于状态机编写风格的一些疑问

ttxs2009 · 发表于 2014-12-5 05:47:45

您需要登录才可以下载或查看，没有账号？注册

x

不论是Moore Machine还是Mealy Machine，都是有两个寄存器的，一个是当前状态（state），另一个是下一状态（nextstate）。
那么写verilog代码的时候，可不可以直接用一个state呢？比如如下代码，这么写仿真能跑通，但是有什么问题吗？（这么写挺方便的啊）

always @(posedge Clk)
begin
if(Rst)
begin
state <= 0;
end
else
case(state)
3'b000: // To initialize Vmem, Calcium, EP, EN, IP, IN and counters
begin
do something
state <= 3'b001;
end
3'b001: // Inherent leakages of Vmem, EP, EN, IP, IN, C of this particular neuron
begin
state <= 3'b010;
do something
end
3'b010: // iterate 135 times to accumulate EP, EN and IP and IN
begin
if(cnt==135)
begin
cnt <= 1;
state <= 3'b011;
end
else
cnt <= cnt + 1;
cnt_lsm <= 1;
do something
end
3'b011: // Finalize the membrane potential Vmem
begin
state <= 3'b100;
do something
end
......
endcase
end

复制代码

wangshikun118 · 发表于 2014-12-5 08:41:14

Mark下，关注大神回答

muzilinvkouyue · 发表于 2014-12-5 08:47:51

这么写也是可以的，功能一样的。你可以综合成电路看看，综合出来的应该是一样的。我们公司有的代码就是这么写的。

418478935 · 发表于 2014-12-5 23:08:06

都说三段式状态机好，我个人还是喜欢二段式状态机的风格，不区分state 和 next_state

tangchaodefeng · 发表于 2014-12-7 10:50:13

这里仅仅是编码风格的问题，没有什么问题。，一段式的你也放心使用吧！

zhangbinsniper · 发表于 2014-12-7 19:07:21

状态机的next state在状态转移图中的概念，不不意味着在一个状态机中存在两个状太寄存

walterqin · 发表于 2014-12-9 12:55:23

学习~~~~~

chen470698 · 发表于 2014-12-10 17:06:25

学习中~~~~

xduryan · 发表于 2014-12-14 20:44:23

我也觉得用一个状态，两段式好一些；状态转移和输出分开，一目了然

我也要当学术帝 · 发表于 2015-11-10 21:07:08

学习下~

[讨论] 关于状态机编写风格的一些疑问