在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: cei527

[求助] 12bit SAR ADC 中电容阵列输出误差

[复制链接]
发表于 2016-9-6 13:37:57 | 显示全部楼层
sdfwesdf
发表于 2017-11-6 09:20:49 | 显示全部楼层
回复 1# cei527


   看不出分段结构哪段是MSB 哪段是LSBMSB 如果有系数把为什么这么短?

楼主说说把
发表于 2017-11-6 09:59:11 | 显示全部楼层
你中间的coupling cap是怎么取值的。

理论上是个分数,这个做起来不容易,一般人会稍微做大一点。

也有人直接用整数,就是一个C0, 也有用2C0的。那就会产生gain error.

不管怎样,你的parasitic cap会有很大影响。
发表于 2017-11-6 11:54:10 | 显示全部楼层
1,12b设计6-6分段,低段电容上极板寄生电容会严重影响线性度,不校正上10位,难,建议优化单位电容,减小上极板寄生电容,或增加分段校正,保证线性度在可接受范围,或更改分段方式,8-4,9-3或许更优
2,评估版图引入的失配程度,低速设计,可以忽略寄生电阻影响,直接提出电容阵列C+CC,能够很好代表实际情况
发表于 2017-11-6 18:00:53 | 显示全部楼层
你这种结构桥接电容应该等于64/63,如果是前仿和后仿差别太大,那就完全由寄生引起,主要是两种寄生影响权重:1)低位上极板到地寄生;
2)高位各bit的上极板-下极板耦合电容不成比例(仿真的主要误差);
3)桥接电容上下极板耦合电容;
发表于 2017-11-7 16:15:20 | 显示全部楼层
学习一下
发表于 2017-11-7 19:41:29 | 显示全部楼层
mark mark
发表于 2017-11-15 03:00:24 | 显示全部楼层
thanks for your sharing
发表于 2017-12-5 14:14:54 | 显示全部楼层
12bit SAR ADC 中电容阵列输出误差
发表于 2019-1-31 23:17:22 | 显示全部楼层




    Mueller The Impact of Noise and Mismatch on SAR.pdf (627.1 KB, 下载次数: 85 )

UPLOAD SOME PAPER
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-18 19:57 , Processed in 0.029354 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表