菜鸟求助！！！！！！！！！！！！！

chao10

在做DC综合时，
         parameter  N0=8'b11111110,N1=8'b01110000,     //数码管显示
           N2=8'b11011101,N3=8'b11111001,
           N4=8'b01110011,N5=8'b10111011,
           N6=8'b10011111,N7=8'b11110000,
           N8=8'b11111111,N9=8'b11110011;
always@(counter_1 )      //数码管显示:秒
  begin
       case(counter_1)
       6'b000000:begin sec_2=N0;
                       sec_1=N0;
                       end
       6'b000001:begin sec_1=N0;
                       sec_2=N1;
                       end
       6'b000010:begin sec_1=N0;
                       sec_2=N2;
                       end
       6'b000011:begin sec_1=N0;
                       sec_2=N3;
                       end
      ......
       老是报错：


Net 'sec_1[4]', or a directly connected net, is driven by more than one source, and at least one source is a constant net.

怎么改？？？？？？？？？

曦玄

我感觉你应该看一下可综合的verilog；
  begin
       case(counter_1)//synthesis full_case
       6'b000000:begin sec_2=N0;
                       sec_1=N0;
                       end
       6'b000001:begin sec_1=N0;
                       sec_2=N1;
                       end
       6'b000010:begin sec_1=N0;
                       sec_2=N2;
                       end
       6'b000011:begin sec_1=N0;
                       sec_2=N3;
                       end
      ......