在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4613|回复: 11

[求助] FPGA输出时钟抖动问题

[复制链接]
发表于 2014-11-27 20:33:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 eqgyzgs 于 2014-11-27 20:34 编辑

有块板子,硬件画板的时候没注意使用专用的时钟输出引脚,FPGA提供给DAC的时钟使用的是普通引脚,结果使得DAC的时钟端的时钟严重失真而不能工作

示波器1s余晖显示

示波器1s余晖显示
示波器1s余晖显示

频谱仪测量结果

频谱仪测量结果
频谱仪测量结果
DAC的工作时钟是62M的

求教有没有什么办法可以弥补的?通过Quartus II在设计中添加布线约束是否可行?或者使用什么硬件电路能恢复原有时钟信号的吗(DAC时钟端串联着一个可选电阻)?
发表于 2014-11-27 21:01:09 | 显示全部楼层
62M的速度  速度又不高   就算不走专用输出IO 应该关系不大吧
用 altddio 试试
发表于 2014-11-27 21:02:31 | 显示全部楼层
看看锁相环的供电  基准时钟的质量怎么样
发表于 2014-11-28 10:08:44 | 显示全部楼层
从波形上看这不是抖动的问题呀是你电源或者地的问题呀
 楼主| 发表于 2014-11-28 16:41:59 | 显示全部楼层
回复 3# 418478935


    锁相环供电应该没问题吧,不然系统不会运行起来;时钟源是TCXO,示波器和频谱仪观测结果都很好
 楼主| 发表于 2014-11-28 16:43:00 | 显示全部楼层
回复 4# flyboy


    电源或者地?你的意思是DAC的地线没连上?或者是DAC的供电有问题是吗?
发表于 2014-11-28 21:13:46 | 显示全部楼层
我觉得不是没有使用专用时钟输出管脚的问题,一般的需要用专用时钟输入,输出倒没有那么讲究。驱动电平够就可以了。你这个可能是板子的稳定性。
发表于 2014-11-29 09:00:20 | 显示全部楼层
请排查硬件问题和你的测试方法
发表于 2014-11-29 09:00:58 | 显示全部楼层
请排查硬件问题和你的测试方法,跟FPGA设计无关
发表于 2014-12-1 14:07:40 | 显示全部楼层
先查查接地吧~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 05:16 , Processed in 0.028139 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表