如果想设计ring VCO需要哪些指标呢？

beyond某人

如题：如果想设计ring VCO需要哪些指标呢？

beyond某人

自己顶起

rong00i8

freq range
kvco
phase noise
power dissipation
area

beyond某人

回复 3# rong00i8


   从phase noise这个指标能够得到什么呢？

victor0o0

   

回复  rong00i8


   从phase noise这个指标能够得到什么呢？
beyond某人 发表于 2014-11-21 13:20

                               
登录/注册后可看大图

Jitter什么就和phase noise直接相关，看你这个oscillator产生的时钟用来干什么了。

beyond某人

回复 5# victor0o0


   产生时钟给数字提供clock，就是说假如时钟的精度要求为1%，那么就能算出允许的时钟抖动（timming jiiter），由jiiter转为phase noise，进而确定电路的参数？确定OSC电路的电流吗？不知道这些参数和电路设计、管子的宽长比怎么结合起来？

victor0o0

回复 6# beyond某人


    读下这篇文章吧。
abidi_ring_06.pdf (1.23 MB , 下载次数: 703 )

2014-11-21 17:07 上传

点击文件名下载附件
Abidi - Phase Noise and Jitter in CMOS Ring Oscillators

beyond某人

回复 7# victor0o0


   嘿嘿 正在读这篇呢 谢谢你啊

fuyibin

   

回复  victor0o0


   产生时钟给数字提供clock，就是说假如时钟的精度要求为1%，那么就能算出允许的时 ...
beyond某人 发表于 2014-11-21 16:57

                               
登录/注册后可看大图

1%精度比较容易达到，对于pll来说，不同的应用有不同要求
最普通的就是系统时钟，不太在乎绝对的jitter（TIE jitter），最关心period jitter 和cycle-to-cycle jitter
对于serdes来说，主要关心TIE jitter，但是低频jitter不太关心，比如hdmi是关心 4MHz以上的jitter，USB 3.0是5MHz
对于采样系统比如ADC,DAC， jitter会影响到noise 和enob，就需要根据系统的要求来确定pll的jitter
对于RF 电路来说，主要用phase noise来衡量，还要关心spur等参数

beyond某人

回复 9# fuyibin


   好生佩服，你太牛了中心频率为100MHz，调节范围在80MHz到200NHz，全温度范围，全corner下的1%精度，
我们芯片在ttcorner下能够达到1%精度（前仿），但是在ss和ffcorner下，温漂挺大的，