在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1430|回复: 1

[求助] internal clock为什么不影响 input port to output port 这条path的时序【已解决】

[复制链接]
发表于 2014-11-18 14:20:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 522526tl 于 2014-11-24 22:48 编辑

手册上有对于input port to output path的setup检查有这样一句话:Notice that any internal clock latencies, if present, have no effect on the path report.



1.jpg

想问下为什么内部时钟的latency不会影响这条path呢,如果内部时钟有latency,那么数据到达output port的时间应该晚了啊,从而影响了setup的检查
 楼主| 发表于 2014-11-18 14:36:25 | 显示全部楼层
哦 我想明白了,对于内部时钟来说,如果有latency,那么对于launch沿和capture沿都有latency,所以并没有改变data的到达时间,所以不影响input port to output port的path
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-21 07:07 , Processed in 0.014769 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表