在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: yingxionga

大规模FPGA设计的时序优化策略

[复制链接]
发表于 2009-4-25 17:05:26 | 显示全部楼层

是一篇文章,但扫描不是很清楚

是一篇文章,但扫描不是很清楚
发表于 2009-4-27 17:08:02 | 显示全部楼层
大规模FPGA设计的时序优化策略
发表于 2009-4-27 23:23:58 | 显示全部楼层

不知道好不好.

下来 看看如何.
发表于 2009-4-27 23:29:52 | 显示全部楼层
顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶
发表于 2009-11-20 15:04:38 | 显示全部楼层
感谢老大分享
发表于 2009-11-20 15:41:02 | 显示全部楼层
发表于 2010-7-26 19:43:32 | 显示全部楼层
have a look
发表于 2010-12-4 21:07:26 | 显示全部楼层
ding ~~~~
发表于 2010-12-5 05:11:33 | 显示全部楼层
thank you eetop.
发表于 2011-9-2 18:14:04 | 显示全部楼层
看看 谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-17 15:41 , Processed in 0.038106 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表