请教下电源电压噪声如何影响VCO

lion_cube · 发表于 2014-11-19 15:12:55

回复 9# 174371343

嗯，最后调整了下勉强都能在-10dB以下，就是比较好奇PSR大于零是一个什么意思，是说我在某个电源频率处发生震荡了么？那这种情况在现实中使用的话会有什么样的后果呢？

lion_cube · 发表于 2014-11-19 15:14:30

回复 7# idaidayou

嗯，谢谢~想问下decap电容一般都加在哪里呀？电源和地之间接？

rong00i8 · 发表于 2014-11-19 18:16:03

回复 5# lion_cube

consider psr of vco as (kvco/vdd) over (kvco/vtune)

idaidayou · 发表于 2014-11-19 20:06:18

回复 12# lion_cube

是的可以抑制power noise

174371343 · 发表于 2014-11-19 22:09:50

回复 11# lion_cube

比如你的某频率f处PSR大于零的话，结果可以想象啊，比如在VDD上有个10MV的频率为f的噪声，到你的ldo输出端就变成了一个大于10mV的噪声了。。。。如果用小信号模型（虽然我自己没去计算），但可以猜想最后是能推算出在那个频率的地方，VDD输入，到LDO输出的地方，增益是个大于1的。不过我想你的那个PSR大于零的地方，应该是差不多是1Ghz左右了吧。我个人觉得高频的地方差点的话，可以靠VDD外面接的大电容会滤掉吧。希望有高人能指点下。

lion_cube · 发表于 2014-11-20 09:43:28

回复 15# 174371343

嗯，明白你的意思，像你说的一些decap电容仿真的时候是不是都看不出来效果啊，但在实际当中却是很有用的？我感觉加上这些电容仿真的一些曲线都没变化，看不出什么作用。

174371343 · 发表于 2014-11-20 21:03:54

回复 16# lion_cube

对啊，除噪就靠它了

[求助] 请教下电源电压噪声如何影响VCO

浏览过的版块

站长推荐 /2