Verilog-A实现频率可变的Vpulse问题

Ronalren · 发表于 2014-11-4 21:32:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近遇到一个问题，需要自己用verilog-A写一个在不同时间段频率可变的Vpulse，比如在0-15us频率为50M，在15us-20us频率为51M，在20us-25us频率为49M，请问大家有没有写过的，该如何实现呢？要用到Verilog-A中的timer，abstime等哪些相关语句或运算呢？麻烦大神指教~！

Ronalren · 发表于 2014-11-5 11:07:28

只能自己顶一下了。。关键是用什么语句实现在不同时间段产生不同方波，时间段怎么表示？timer？还是$abstime?用 if $abstime<15u表达前15us是错误的，该怎么表达么？跪求大神出现

[求助] Verilog-A实现频率可变的Vpulse问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2