spectreverilog数模混合仿真报错求助

lilub1988 · 发表于 2014-10-16 16:36:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求各位高手帮忙，我用的Cadence IC5141，又装了IUS82，准备用spectreverolog做数模混合仿真，按照论坛里成熟的数模混仿步骤做的设置，但是在Mixed-signal——>Display Partition时出现如下报错：
Failed to partition the design
mspDisplayPartition: Failed to create network
运行仿真时也是报同样的错。论坛里有类似报错的帖子，但是答复里没有系统的说明问题解决方法。
现在卡在这里了，哪位高手解决过这个问题，恳请指教啊~

feiyufox · 发表于 2014-10-16 16:43:50

网表没有check & save

lilub1988 · 发表于 2014-10-16 16:51:02

报错里还有这么一句，好像是重要线索，供各位参考：其中XXX是我的lib名，verilogtest是用verilog写的一个小模块，做成functional了，mixed_sim_test调用了verilogtest的symbol，又连了一个用管子搭的反相器，是schematic的。
*USRERR Selected context view string 'functional' offers no suitable view for inst I5 referencing placed master XXX verilogtest symbol in cell Module mixed_sim_test, lib XXX, view schematic, configViewstring $default
Please check HDB configuration or library setup.