spectreverilog模数混合仿真

ningyuan198 · 发表于 2015-11-20 21:22:49

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

spectreverilog进行模数混合仿真，在ADE的output->save all中，select signal to output(save)选项中，选择all或者lvl等选项，仿真结果中，均无法看到数字模块内部的信号，只有数字模块引出来的端口的信号才能看到结果，而且这些引出的端口中，如果跟模拟模块有连接，则会当做模拟信号来显示。

该怎样设置，才能够在仿真的结果中看到数字模块内部的信号呢？

lovekeduo · 发表于 2015-11-20 22:50:29

我没试过，如果直接把内部信号设置为输出不能显示吗

ningyuan198 · 发表于 2015-11-21 10:09:21

回复 2# lovekeduo
内部信号不可能每个都设置为输出啊，而且里面还有多个子模块

[求助] spectreverilog模数混合仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2