sequence 模块的配置如何编写和解析

allencherry

各位大神：        最近在捣鼓UVM平台。现在领导提出了这样的要求：  所有模块的配置信息必须通过读取文件获取。对于寄存器来说，需要随机的，必须设置成随机的，固定的bit位，就配置成固定的。我是这样想的：  addr      w/r      data     ,通过过这种形式去解析地址，读写操作。对于寄存器的数据来说，可以这样写。 x0x1x1x0，其中X代表可以随机，0和1就代表固定值。  然后在sequence中解析，X的不用去理会，如
    uvm_do_with(item,{item.data[0]==0;item.data[2]==1;item.data[4]==1;item.data[6]==0;})   


     不清楚哪位大神这样做过？   说实话，这样做不是很好。为什么不直接在sequence里面做好呢？