在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3492|回复: 8

承接后端设计

[复制链接]
发表于 2014-10-12 20:52:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 zhh124 于 2014-10-12 21:21 编辑

承接后端设计, full chip/block 都可,可实现gate level netlist 到GDS全部流程,包括timing closure, PV(DRC/LVS)支持0.18um至40nm工艺设计
发表于 2014-10-12 21:24:54 | 显示全部楼层
这年头接后端活的太多了,都说是砖家,经验那叫一个丰富,没有不会的,没有不能做的,牛逼吹的一个比一个大,哈哈
发表于 2014-10-13 10:10:50 | 显示全部楼层
回复 2# IC老兵


   总是如此直白犀利
 楼主| 发表于 2014-10-13 13:28:32 | 显示全部楼层
做后端从08年到现在,不说什么设计都能搞定,大部分都没问题吧,再说来这个版块寻找设计服务的,多数也是一些部分是数字电路的设计,或者是中小型的设计,找design service不合适的吧(现实是目前service公司几乎都不接这种小单子,都瞄准量产项目做turnkey),对于这样的设计,自认还是能handle的。真正大规模的,复杂的SOC,会建议service公司,会更专业,风险小。
发表于 2014-10-13 16:47:17 | 显示全部楼层
发表于 2014-10-27 23:49:55 | 显示全部楼层
回复 4# zhh124


    感觉不是很有自信啊,
 楼主| 发表于 2014-10-30 20:54:06 | 显示全部楼层
回复 7# icfbicfb


   吹牛吹不来~ 比不了有些人号称什么设计都能做~~ 比如来个DDR2/3的接口,要做到timing close就不简单,除了timing之外,IO摆放,SSO, SI/PI,没几样简单~
发表于 2014-10-31 21:59:38 | 显示全部楼层
不难啊,有啥难的
发表于 2014-11-7 15:37:00 | 显示全部楼层
回复 8# zhh124


    一看就是做过的,我也做过DDR,route完后要根据spec手动调整tree,很花时间!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-31 07:33 , Processed in 0.024114 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表