在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5981|回复: 13

[求助] sealring

[复制链接]
发表于 2014-9-27 16:01:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 sophie2125 于 2014-9-27 16:06 编辑

有个问题请教大家:sealring上画了active ,contact ,via,metal,但 没画p+ implant 然后接到GND,这样会对芯片有什么影响?
 楼主| 发表于 2014-9-27 16:08:05 | 显示全部楼层
这样的话应该是sealring 还是没接到GND上是吧?那ACTIVE悬浮对芯片会有什么影响呢?
发表于 2014-9-27 22:19:15 | 显示全部楼层
sealring 应该可以悬浮吧。
发表于 2014-9-28 00:01:05 | 显示全部楼层
之前看过,有说那个环是用来抵挡芯片外围的杂志污染的。所一孔什么的都是连在一起的,,如果没有连衬底,那是否意味着,它中间是可以进去杂质的。。
发表于 2014-9-28 09:27:08 | 显示全部楼层
有active无p+怎么可能过drc?act+掺杂才是注入的掩膜啊---不过sealring不接地其实影响不是那么大,主要作用还是防止划片应力。防静电吸收电荷什么的都是附加功能了。
发表于 2014-9-28 09:47:16 | 显示全部楼层



sealring 的drc rule是单独的,又不是想做出器件来,要做出那个几何结构而已
发表于 2014-9-28 16:56:30 | 显示全部楼层
回复 6# fuyibin


    我的意思是如果只有active,实际上是没有意义的。画与不画都没有区别了。
发表于 2014-9-29 11:30:22 | 显示全部楼层
要看你做的是什么芯片,如果是power,或者diver芯片,最好还是接地 ,会起到一些抗烦扰的作用,增强chip GND。其他的没有影响,只是起到一些简单的物理隔离的作用,不接地无所谓的!
发表于 2014-9-30 16:40:10 | 显示全部楼层
不加P+的ACTIVE效果不大了,到衬底没有隔离
发表于 2014-10-8 17:50:49 | 显示全部楼层
上LAYOUT課時老師有提到:
SEAL RING的作用是防止切割時,因應力產生的裂痕損壞到晶片
而需要接到晶片電位是為了使切割過程中產生的靜電不過於集中在SEAL RING上,繼而損壞到晶片
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 16:55 , Processed in 0.028805 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表