sealring

sophie2125 · 发表于 2014-9-27 16:01:59

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 sophie2125 于 2014-9-27 16:06 编辑

有个问题请教大家：sealring上画了active ,contact ,via,metal,但没画p+ implant 然后接到GND，这样会对芯片有什么影响？

sophie2125 · 发表于 2014-9-27 16:08:05

这样的话应该是sealring 还是没接到GND上是吧？那ACTIVE悬浮对芯片会有什么影响呢？

liuycto · 发表于 2014-9-27 22:19:15

sealring 应该可以悬浮吧。

Mr_阿木 · 发表于 2014-9-28 00:01:05

之前看过，有说那个环是用来抵挡芯片外围的杂志污染的。所一孔什么的都是连在一起的，，如果没有连衬底，那是否意味着，它中间是可以进去杂质的。。

kopzinc · 发表于 2014-9-28 09:27:08

有active无p+怎么可能过drc？act+掺杂才是注入的掩膜啊---不过sealring不接地其实影响不是那么大，主要作用还是防止划片应力。防静电吸收电荷什么的都是附加功能了。

fuyibin · 发表于 2014-9-28 09:47:16

有active无p+怎么可能过drc？act+掺杂才是注入的掩膜啊---不过sealring不接地其实影响不是那么大，主要作用 ...
kopzinc 发表于 2014-9-28 09:27

登录/注册后可看大图

sealring 的drc rule是单独的，又不是想做出器件来，要做出那个几何结构而已

kopzinc · 发表于 2014-9-28 16:56:30

回复 6# fuyibin

我的意思是如果只有active，实际上是没有意义的。画与不画都没有区别了。

sailorj · 发表于 2014-9-29 11:30:22

要看你做的是什么芯片，如果是power，或者diver芯片，最好还是接地，会起到一些抗烦扰的作用，增强chip GND。其他的没有影响，只是起到一些简单的物理隔离的作用，不接地无所谓的!

zgf85644958 · 发表于 2014-9-30 16:40:10

不加P+的ACTIVE效果不大了，到衬底没有隔离

tjbobo · 发表于 2014-10-8 17:50:49

上LAYOUT課時老師有提到：
SEAL RING的作用是防止切割時，因應力產生的裂痕損壞到晶片
而需要接到晶片電位是為了使切割過程中產生的靜電不過於集中在SEAL RING上，繼而損壞到晶片

账号		自动登录	找回密码
密码			注册

[求助] sealring