在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6793|回复: 2

[求助] veriloga 积分函数idt相关问题

[复制链接]
发表于 2014-9-24 15:47:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求教各位大神:
1、idt函数的积分区间是怎么设置的?默认积分上限时间t是指哪个时间?

2、有资料说idt之类的Analog operator不能出现在if/case语句中,那么如何描述在某个脉宽范围内求积分(方波积分成三角波)?如下图所示:


                               
登录/注册后可看大图

3、analog begin



            @(cross(V(v1_1)-1,+1)) begin
               V(v3)<+ idt(V(v1),0);
               V(v3_1)<+ V(v1);
            end

            vx= idt(V(v1),0);
            V(v4)<+ vx;
            V(v5)<+ ddt(V(v1));
            V(v4_1)<+ V(v1);



end

    为何这边的微分正确,积分得不到正确的结果?仿真发现对输入任何波形积分,输出都为有一定斜率的斜线。。。

4、veriloga中能否对时间进行操作,比如在输入信号高脉冲时间,输出信号持续近似线性增大?(比如又区间范围的积分?)

fig. 01

fig. 01
 楼主| 发表于 2014-9-25 11:45:50 | 显示全部楼层
目前发现了问题,电压积分是有最小step限制的,如果积分值过小,积分曲线就会出错,但最终值正确。可以将积分后的值放大就可以看到正确的积分曲线。

另外一个问题,hsim仿真idt函数为什么会有最小step限制。。。 可以调节吗?
发表于 2017-7-24 16:23:11 | 显示全部楼层
我用过verilogA写运放,搭建一个基本的RC有源积分电路,给一个占空比50的方波,输出电压一直在上升。并不想输出的三角波那样。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 04:05 , Processed in 0.019226 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表