带隙基准中的运放设计

何平 · 发表于 2014-9-23 00:28:02

回复 6# hszgl

谢谢，请问带宽满足PSR即可具体是什么意思呢？

Johnson2011 · 发表于 2014-9-23 08:02:39

回复 10# 何平

GBW指的是单位带宽积，PSR不是单一直流特性，而是通频带的PSR。BW指的是3DB带宽，即主极点的位置，引起延时的最要因素。

hujiaomianhao · 发表于 2014-9-23 18:34:25

回复 9# 何平
基准不在PLL环路里面，所以其性能不影响PLL功能。

何平 · 发表于 2014-9-24 01:33:33

回复 12# Johnson2011

（1）这个运放的BW也就是您说的3dB带宽，这个主极点的位置应该不会影响延时吧，这个运放在这个带隙基准电路中接成了单位增益负反馈的形式，所以我认为真正影响延时的应该是这个运放闭环系统的3dB带宽也就是开环运放的单位增益带宽GBW才会影响延时呢，与运放的开环3dB带宽应该没有关系吧，我个人认为。不知道您是怎么理解的？？（2）这个运放的GBW的值设置为多少，是不是要看具体应用中电源噪声的频率是多少，GBW应该要大于这个电源噪声频率从而抑制所有电源噪声，我这样理解对吗？？不胜感激！！！

Johnson2011 · 发表于 2014-9-24 08:04:41

回复 14# 何平

理论上，推到闭环的传递函数，并拉普拉斯逆变换，可以得到e的指数是由主极点确定的。简单的分析，电路系统的时间延迟肯定由大的时间节点主导。如果你说miller主极点的并不一定是主要延时节点，是因为miller效应本身导致的。

taohuachangkai · 发表于 2014-9-24 16:53:50

个人理解，对于bgr的运放，关键是offset和gain，offset会影响到bgr的左右支路失配程度；gain的大小同样影响offset的大小，旦主要是对输入端电位的影响。根据需要，由于bandgap为直流供电部分，因此带宽影响不大，当然小得带宽对psrr也使有利的。该OP用在bgr部分，和PLL木有什么直接关系吧？

zhanghao1403 · 发表于 2016-8-20 22:42:34

回复 5# Johnson2011

说得好

chengji1999 · 发表于 2016-8-21 17:01:12

顶一个~！

lindychen · 发表于 2016-9-5 20:15:29

请问你这个bandgap的启动电路是怎么加的啊
运放的偏置是怎么提供的？

yzx90333 · 发表于 2018-9-24 21:51:53

很有帮助

账号		自动登录	找回密码
密码			注册

[求助] 带隙基准中的运放设计

浏览过的版块

站长推荐 /1