在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: andeliev

[求助] 请教smic或tsmc 65nm,40nm,22nm工艺下的金属层及ILD厚度

[复制链接]
发表于 2025-3-10 15:35:30 | 显示全部楼层
你可以看下Design Rule, 简称DR
发表于 2025-3-26 23:14:36 | 显示全部楼层


娴酱 发表于 2025-2-17 17:09
shrink 0.7是什么意思啊


摩尔定律关键尺寸缩小0.7,等比例缩小的情况下,ILD也相应缩小0.7倍
发表于 2025-4-3 14:22:52 | 显示全部楼层


XXXXavier 发表于 2025-3-26 23:14
摩尔定律关键尺寸缩小0.7,等比例缩小的情况下,ILD也相应缩小0.7倍


IDL是什么意思啊
发表于 前天 11:52 | 显示全部楼层
​ILD(Inter Layer Dielectric,层间介质层)​是用于隔离器件层(如晶体管、多晶硅栅等)与第一层金属互连的关键绝缘层,其核心功能是防止不同层之间的电气短路,并优化电路性能。
​功能​:

​电气隔离​:将底层的器件(如晶体管、源漏区)与上层的金属互连线物理隔离,避免短路。
​平坦化​:通过填充器件层与金属层之间的高度差,为后续金属布线提供平滑表面。
​保护器件​:防止金属层中的杂质(如硼、磷)向下扩散,影响器件特性
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 19:15 , Processed in 0.015962 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表