请教smic或tsmc 65nm，40nm，22nm工艺下的金属层及ILD厚度

andeliev · 发表于 2014-9-12 16:08:57

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 andeliev 于 2014-9-12 16:11 编辑

如题，楼主想知道smic或tsmc 65nm，40nm，22nm工艺下的金属层及ILD厚度以及所用材料的构成情况，如下图所示，并不需要过多的电气参数，只是各层材料构成情况及厚度，望告知，多谢了！

上图只提供了一个总厚度8.75um，我如何知道各层的具体厚度哪，楼主手头只有smic 65nm的工艺库，恕楼主愚钝，怎么也没找到有用的信息，希望有知晓这伸出援手。
如提供信息有效，楼主奖励信元50，多谢帮忙！

andeliev · 发表于 2014-9-12 16:10:07

sogofly · 发表于 2014-9-12 19:35:41

你可以看.itf文件

icfbicfb · 发表于 2014-9-14 15:21:34

40nm以下都是confidential，怎么可能公开呢，

但是根据moore‘s law，你都shrink 0.7好了，其实也不差不多的，

franky_xiaofei · 发表于 2014-9-14 20:10:31

参考assura文件下面 rcx文件，里面有的

tilin · 发表于 2014-11-14 16:14:52

我也想知道

usleesa · 发表于 2015-3-16 10:08:50

tsmc pdk =?

icfbicfb · 发表于 2015-3-16 17:56:36

知道了有啥意义，各个fab都差不多的

liyanwei106 · 发表于 2016-3-3 09:35:23

回复 2# andeliev

楼主找到了吗？分享一下，我现在也想知道，我应该在那个里面可以看到那？谢谢，

sanusillu · 发表于 2017-2-21 00:00:49

回复 1# andeliev

非常感谢你

[求助] 请教smic或tsmc 65nm，40nm，22nm工艺下的金属层及ILD厚度