《UVM实战》24小时问答

iooiniu

强哥，有个验证层次的问题：  interface uvc 是不是只是验证driver产生DUT的接口时序和验证环境的组件是没有问题的，而不是验证DUT的代码逻辑和功能？因为interface uvc里是没有scoreboard和rm的。
谢谢！

doogo

强哥，有个验证层次的问题：  interface uvc 是不是只是验证driver产生DUT的接口时序和验证环境的组件是没有 ...
iooiniu 发表于 2014-9-25 22:35

                               
登录/注册后可看大图

不一定。有些UVC还是有SCB的。看看各个公司的实现了，另外还要看接口复杂度。很复杂的接口一般会有RM和SCB的。这个问题的关键是你怎么看待UVC。什么才是接口UVC？每个人有不同的理解。有些只实现了agent和sequence就可以了，有些要求严格一些，要实现的更多。

leonardo_z

请教一下 2.5.2代码和debussy的问题，debussy 的$fsdbDumpvar放在哪合适呢？ 我放到 top_tb.sv, 生成的fsdb文件没有信号，放到dut.sv后，有信号，可是放到dut不太合适

watercube

强哥，看你书里介绍的uvm_config机制那部分时，想到一个问题：
UVM里面可以通过uvm_config_db的机制设置sequnce中的参数吗？
如果可以，那么set和get函数中的前两个参数的 路径该怎么填写呢？

cugjack

非常感谢你的代码分享，可以结合书本好好研究。

doogo

请教一下 2.5.2代码和debussy的问题，debussy 的$fsdbDumpvar放在哪合适呢？ 我放到 top_tb.sv, 生成的fsdb ...
leonardo_z 发表于 2014-9-27 07:24

                               
登录/注册后可看大图

放在top_tb.sv中。
我猜你用的是questa或者modelsim？这两个工具默认情况下会把信号的层次优化掉的。要加一个novopt的选项，强制不优化。

doogo

强哥，看你书里介绍的uvm_config机制那部分时，想到一个问题：
UVM里面可以通过uvm_config_db的机制设置se ...
watercube 发表于 2014-9-27 13:22

                               
登录/注册后可看大图

《UVM实战》中6.6节专门讲述了如何在sequence中使用config_db
在set的时候
uvm_config_db#(bit)::set(this, "i_env.agt.sqr*", "random_en", 1);
在sequence中get的时候
uvm_config_db#(bit)::set(null, get_full_name(), "random_en", random_en);

xue716

多多学习拉

xiaozhuguai

好像蛮不错，下下来看看

smithchart07

xie xie!!!