在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: doogo

[原创] 《UVM实战》24小时问答

[复制链接]
发表于 2016-10-17 09:50:24 | 显示全部楼层
十分感谢
发表于 2016-10-17 10:02:16 | 显示全部楼层
回复 335# juzhimin

并不是所有类的实例化都在build中实现的,应该是基本上所有组件,一般来说从uvm_component扩展出来的类。在验证平台中是永久存在的,比如sequencer就是的,而sequence只是从object扩展出来的类,它和sequencer相当于枪和子弹的关系,枪永远存在,子弹打完就没了。所以sequence在哪里例化,是看需求的,随时可以例化。
发表于 2016-10-24 17:43:47 | 显示全部楼层
回复 1# doogo

请问学习UVM之前需要掌握哪些知识呢?System verilog是必须的,那么OVM、VMM等等是否都需要先学习?
发表于 2016-10-28 20:19:47 | 显示全部楼层
谢谢分享
发表于 2016-10-31 19:02:06 | 显示全部楼层
顶顶顶
发表于 2016-11-2 11:11:15 | 显示全部楼层
谢谢分享
发表于 2016-11-24 12:50:11 | 显示全部楼层
doogo:
   你好,我想请问一下,按照书上2.2.1的例子,编译完之后产生simv文件,运行./simv,为什么仿真时间时0,没有data  is  drived 输出呢?是我运行的方式不对么?谢谢
发表于 2016-11-28 18:17:51 | 显示全部楼层
非常感谢 能提供下载地址学习学习么
发表于 2016-12-7 14:51:22 | 显示全部楼层
作者您好,
     我利用UVM中的后门访问操作进行寄存器配置,再调用了write命令后并没有把值写入寄存器,然而返回的st是UVM_IS_OK。请教这个是为什么呢?
发表于 2016-12-14 13:57:59 | 显示全部楼层
希望早点出卷2
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 20:09 , Processed in 0.021731 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表