DFT中不小心把SCAN_EN接到LATCH的D和G上

cmgit · 发表于 2014-9-11 10:28:33

您需要登录才可以下载或查看，没有账号？注册

x

如图，DFT设计时，不小心造成了图中的结构，SCAN_EN同时接到了LATCH的D端和G端，实际上G端的路径要长一些，但是根据TMAX计算的pattern来看，好像它认为D端路径要长一些，导致后仿真总是在这点出错。求助诸位大神，怎么能够让TMAX认为G端路径要长？十分感谢！绘图1.jpg

williamliwei · 发表于 2014-9-27 21:47:36

eco改电路啊，不明白为什么要继续分析下去

bounty5254 · 发表于 2019-1-3 15:38:01

回复 1# cmgit
Q pin 在DFT mode下 gating off處理

[求助] DFT中不小心把SCAN_EN接到LATCH的D和G上