在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: magicdog

[转]几道analog面试题

[复制链接]
发表于 2010-7-14 11:33:36 | 显示全部楼层
收藏了,看起来不错
发表于 2010-7-14 12:42:02 | 显示全部楼层
基本上都不会, 悲剧了
发表于 2010-7-15 13:23:53 | 显示全部楼层
不懂这才是模拟电路
发表于 2010-7-15 20:32:38 | 显示全部楼层
fuyi回答不错。灿叔现在不教这门课了,可惜。
发表于 2010-7-16 22:59:08 | 显示全部楼层
都是些纯技术的问题,关于op-amp的。

1. 比较三种结构:a. 2-stage op-amp (active load, class-A output stage); b.
telescopic op-amp; 3. folded-cascode op-amp。3者各有什么优缺点。

2. 设计普通的2-stage op-amp,是第一级还是第二级的gain比较的大?为什么?

3. 普通的2-stage op-amp,如果没有任何freq compensation,那么那个是dominant
pole?哪个是secondary pole。请解释为什么会是这样(就是说,你要是说第一级输出
是dominant,那么好,解释一下为什么它是dominant;反之亦然。)

4. Miller compensation一般是怎么work的?通过Miller compensation,原先的
dominant pole现在怎么样?secondary pole现在怎么样?为什么会出现这样的情况(
我们都知道Miller是pole splitting,让低频的pole更低,让高频率的更高。你要回答
的是为什么会这样?不是单单从公式的角度)?

5. Noise,对于一个input pair来说,是PMOS or NMOS 的noise更好,请解释主要是什
么东西引起的。如果降低noise,gm需要减少还是增加?

6. offset,对于一个普通的2-stage op-amp,有哪些offset (input diff pair,
output of the 1st stage, etc),在这些offset中,哪些是有major影响的,它们各自
的影响分别是什么?
发表于 2010-7-23 04:11:24 | 显示全部楼层
学校里的确不重视noise, 但是工作了发现noise以及device mismatch这些问题太重要了,可能会直接毁了一个产品。
发表于 2010-7-23 23:16:51 | 显示全部楼层
6# fuyibin
貌似我觉得噪声分析PMOS和NMOS的话,应该说PMOS迁移率低于NMOS,所以在同等条件下PMOS跨到低,所以噪声特性PMOS好些吧。。
发表于 2010-7-24 01:50:33 | 显示全部楼层
個人覺得offset的最大來源是input pair 的mismatch. 所以要加大size。
发表于 2010-7-24 11:23:17 | 显示全部楼层
对于vth失配。可以通过保证管子的栅面积来减小其失配。RAZAVI书上有说明
发表于 2010-7-24 11:25:21 | 显示全部楼层
没说完。保证栅面积一样来减小哈。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:20 , Processed in 0.029291 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表