求指点！setup和hold可以同时为负么

wumeimelissa · 发表于 2014-9-2 20:15:29

回复 10# zero_0

哦，好像明白了，谢谢~~

trippa · 发表于 2014-9-3 10:41:35

不能吧，setup和hold不能都为负值，二者之和需要保持为一个正的常数。这个值为输入数据保持稳定的时间。

joemool · 发表于 2014-9-3 12:58:40

一个很容易理解的方法：
先找到一条hold违例的路径，由于hold跟时钟周期无关，那么基于这条路径的setup check时，逐渐缩小时钟周期，这种scenario就制造出来了。
在实际的设计中，以下几个原因可以存在同时hold和setup违例：
1. clock tree 延迟过大，共同路径较短，存在较大的OCV derate
2. data path逻辑长，存在较大的OCV derate
3. 时钟频率快，性能要求高

-Joemool

ljjbunny · 发表于 2014-9-4 09:44:39

不可能

香香瓜 · 发表于 2016-8-31 18:00:46

1、library中单元的setup time和hold time可以同时为负吗？
   不可以
   ① 在时序单元上，setup time表示的是数据在时钟沿之前必须稳定的时间，hold time表示的是数据在时钟沿之后必须稳定的时间。也就是说数据必须保证稳定的时间为（Tsetup + Thold）"最小采样窗"。
   ② 在较复杂的时序单元上，clock path与data path的长度不同，延时不同，可能导致setup time或者hold time为负。但是为了保证“最小采样窗”大于零，这也必须保证（Tsetup + Thold）>0成立

cxa · 发表于 2019-2-15 15:25:16

Mark!!!

[求助] 求指点！setup和hold可以同时为负么

站长推荐 /2