异步电路的形式验证

似水如烟 · 发表于 2014-8-21 10:22:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Formality is used to verify synchronous designs。Therefore your design should not contain asynchronous state-holding loops implemented as combinational logi。

这句话是formality user guide中的一句话，想问下为什么异步电路是难于进行等价性验证的，应该采用什么样的手段来确保异步电路部分的RTL和网表的等价。
希望有大侠能给解释下（若能提下异步电路会对等价性产生什么影响更好了）

allencherry · 发表于 2014-8-25 12:07:15

采用仿真的手段很难发现CDC的问题。RTL仿真时间太短，也就是说出现DCD概率非常小。采用形式验证工具能否发现这方面的问题

icfbicfb · 发表于 2014-8-25 13:04:09

异步电路就用动态仿真来看看啊， sta，fm不行的，

[讨论] 异步电路的形式验证

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1