在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3356|回复: 6

[求助] OCC inset DFT 插入的clcok controller端口全部悬空,怎样解决

[复制链接]
发表于 2014-7-31 10:36:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在try OCC 流程,使用的是 DFT-inserted OCC controller and clock chain;
inset_dft 之后,OCC controller 和clock chain 都已经出现在netlist中,但是,问题来啦:
  OCC controller 和clock chain 的端口都是uncennected, 全部悬空,根本没有插到时钟链上!!

  问题描述如上,稍后贴出代码及脚本,请各位专家不吝赐教,拜谢!
 楼主| 发表于 2014-7-31 10:43:48 | 显示全部楼层
RTL:
    module top(
     TESTMODE,
    pllbypass,
    resetn,
    testclk,
    refclk,
    test_si,
    test_se,
    test_so,
   .....
  );
    pllclk   u_pll(refclk, clk1x,clk2x,clk3x, .....  );  //手动生成的,只包含端口定义, PLL.db

    M1   u1(.inputclk(clk1x), ...... );
    M2   u2(.inputclk(clk2x), ...... );
    M3   u3(.inputclk(clk3x), ...... );
...

endmodule
 楼主| 发表于 2014-7-31 10:51:58 | 显示全部楼层
脚本:

2-1

2-1

2-2

2-2
 楼主| 发表于 2014-7-31 10:53:08 | 显示全部楼层
结果:
端口全部悬空,如图
3.jpg
 楼主| 发表于 2014-8-1 08:51:54 | 显示全部楼层
看上去是脚本设置的问题,不过,昨天花了一天时间,尝试不同设置,依然没效果。。。。。。。
 楼主| 发表于 2014-8-14 08:27:37 | 显示全部楼层
已解决,name rule 引起的问题, OCC流程本身没问题,可用
发表于 2024-4-4 13:30:01 | 显示全部楼层


shallsure 发表于 2014-8-14 08:27
已解决,name rule 引起的问题, OCC流程本身没问题,可用


命名规则具体指的是什么错误啊,我这post drc一直提示我找不到一条线和pll源的cell pin,图形界面时候occ控制器输出时钟也没链接到内部时钟端口上


                               
登录/注册后可看大图

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 12:30 , Processed in 0.030915 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表