在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3489|回复: 5

[求助] 模拟部分,数字部分,IP在跑总图验证的时候如何处理?

[复制链接]
发表于 2014-7-30 18:44:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
目前做一个MCU项目,有模拟部分,数字部分(里面包含2个RAM IP,1个MTP,然后是digital)
之前没做过此类芯片,想问下这个做整个芯片验证的时候要注意什么呢?
或者怎样做验证的?
有什么问题需要注意的?
PR之后,导入cadence后怎样处理cdl网表?
特别是数字部分怎么处理呢?(因为IP的部分只是有pin来的,是要IP merge吗?还是怎样?)
很希望大侠们能帮我理清下这个概念!
谢谢
发表于 2014-7-31 09:12:58 | 显示全部楼层
没有IP merge的话,可以通过LVS BOX处理
回复 支持 反对

使用道具 举报

发表于 2014-7-31 09:13:44 | 显示全部楼层
没有IP merge的话,可以用LVS BOX处理
回复 支持 反对

使用道具 举报

发表于 2014-8-8 08:57:23 | 显示全部楼层
IP BOX掉,PR的网表include到你总的网表里就可以了
回复 支持 反对

使用道具 举报

发表于 2014-8-11 11:38:47 | 显示全部楼层
记得把外面调用pr的顺序,换到include里面。
回复 支持 反对

使用道具 举报

发表于 2014-8-25 10:44:33 | 显示全部楼层
LVS BOX IPname
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-8 19:59 , Processed in 0.016265 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表