fpga写emif接口程序的相关问题，希望做过的给个解答

jie768029 · 发表于 2014-7-29 16:52:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我根据emif和fifo的时序，写了一个接口程序，但是采样出来的数据分析，发现有时候会没有采样到rd_en信号，导致不能把fpga的数据读出来，emif给fpga的时钟频率是160mHZ,我想问的是这种漏采信号能不能通过时序约束避免，我看了很多资料没有提到emif对时序约束的要求，还有就是emif和fpga通信，频率能达到多大

davidchen1987 · 发表于 2014-7-29 22:49:04

跑这么高速啊？如果数据量过大可以用其它接口啊如PCIE，RapidIO等。

jie768029 · 发表于 2014-7-30 10:42:34

跑这么高速啊？如果数据量过大可以用其它接口啊如PCIE，RapidIO等。
davidchen1987 发表于 2014-7-29 22:49

登录/注册后可看大图

讨论方案的时候选择的emif，只是时钟比较高，但是真正跑下来，emif读出数据的频率只有10M多一点，能不能再提速呢，dsp那里需要改什么能使emif速度提上来

liukelihui · 发表于 2015-6-3 09:27:27

导师让我实现FPGA与DSP之间用EMIF传输数据呢，Aurora出来，经过FIFO，然后EMIF传给DSP....还木有头绪呢

[求助] fpga写emif接口程序的相关问题，希望做过的给个解答

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2