在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5155|回复: 7

[讨论] MOSFET在脉冲 高电压 下,其栅氧化层会被击穿吗?

[复制链接]
发表于 2014-7-16 20:01:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想问问各位,如果正常工作电压最高为5V的PMOS MOSFET,如果在其S端加10V电压,G端接GND
,这样持续时间2us左右(相当于VSG=10V高电平,2us脉宽的脉冲加在栅氧化层上),MOSFET的薄栅氧化层会被击穿吗?
欢迎各位踊跃讨论
发表于 2014-7-18 11:10:28 | 显示全部楼层
2us应该不会被击穿,但是讨论这的意义何在呢
 楼主| 发表于 2014-7-21 14:33:18 | 显示全部楼层
芯片有些漏电流,找不到能自圆其说的地方,
而且打ESD时导致漏电
发表于 2014-7-29 21:39:57 | 显示全部楼层
这个就主要看你管子的栅氧的厚度和源漏的击穿电压大小了!
5V PMOS,应该是0.5um工艺了,一般情况下该工艺节点的栅氧厚度为12.5nm左右,击穿电压在12~18V,因此造成栅氧击穿的概率不大。
另外需要问一下,你的PMOS除了S端加10V电压,G端接地外,其它管教如何连接呢?如果是D端和体区都接地,也会造成snapback放电啊,即使没有出现快返特性,也会造成体区和D端的雪崩击穿的。
希望对你有帮助!
发表于 2014-9-1 20:01:02 | 显示全部楼层
ESD时导致漏电
发表于 2014-9-10 17:35:19 | 显示全部楼层
学习了
发表于 2017-1-10 17:54:58 | 显示全部楼层
回复 1# semi_bamboo


  谢谢楼主讨论,
发表于 2021-3-30 10:13:49 | 显示全部楼层


semi_bamboo 发表于 2014-7-21 14:33
芯片有些漏电流,找不到能自圆其说的地方,
而且打ESD时导致漏电


请教,如果栅氧被击穿,那么漏源是表现为开路还是短路,或者高电阻还是低电阻特性
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 05:30 , Processed in 0.025561 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表