在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: OPAMPS

[求助] 关于零极点及环路稳定性的问题

[复制链接]
发表于 2014-7-10 09:47:56 | 显示全部楼层
回复 30# onepieceligen
我是在工业里做。
我是觉得很多人对这些基本的问题理解不是很全面,包括我身边的人。所以系统的写了着篇文章,特别围绕容易产生误解的地方多做说明。
你看了不知有何见解?
发表于 2014-7-10 09:59:58 | 显示全部楼层
回复 31# fang314159


   我觉得可以给一些SFG的参考文献,以及控制理论的参考文献。如何用SFG推导出来电路的开环参数,以及如何断开环路的
   还有就是你讲义P16页底部的例子,能不能提供一些细节,比如开环断开环路点,电路的SFG,以及开环参数是如何得到的。是否用SFG会比用小信号快很多?甚至是否和小信号模型得到的结果一致。毕竟SFG和物理断开不一样。

   谢啦
发表于 2014-7-10 10:32:57 | 显示全部楼层
本帖最后由 onepieceligen 于 2014-7-10 10:35 编辑

回复 31# fang314159

此外,DC Op对于这个例子也很重要。正如Sansen所讲,两种架构都是存在的,你的图示只能根据负反馈判断,不是很明确。你举得例子最好明确表示,否则初学者可能会产生误解。
QQ图片20140710103543.jpg
发表于 2014-7-10 14:37:05 | 显示全部楼层
PZ分析可以直接看零极点的频率。另外你的AC特性分析是在负载电流最大的时候做的吗?相位裕度会跟着负载电流变化的。
发表于 2014-7-10 14:54:33 | 显示全部楼层
虽然不明白,帮你顶上去!
发表于 2014-7-30 12:53:02 | 显示全部楼层
这种结构,玩过很多次了
AC图的PM、GM看起来没有问题, 显然是断开环路的位置不对,导致AC波特图是错误的。
改进方向有几个:
1. 减小buffer的输出阻抗(增加电流或size),把高频极点推向更高的位置
2. 把主极点和左平面zero向低频移动(增加补偿电容)
3. 单独把左平面zero向低频移动(增加M5、M6的gm, 减小L,增加W)
发表于 2014-7-30 20:19:37 | 显示全部楼层
回复 1# OPAMPS


   你可以看看razavi书上有节讲了 PM够,但是仍会震荡
发表于 2015-2-28 14:39:41 | 显示全部楼层
回复 1# OPAMPS


    我也遇到了差不多的问题,架构和你的应该是一样的,折叠EA加电流buffer,补偿也是一样的,开始断环方法和你一样AC仿真相位域度和增益域度都够,但是仿tran的时候就是会震荡,但是和你不同的是tran情况下震荡的dc点跑到电源附近,于是怀疑反馈环路引起的不稳定使dc点漂移到电源附近,于是为了把反馈环路也包含进去,就在EA的输出点断环做AC,结果发现主极点一直是LDO 输出点,而且频率还不低,由于也是做capless用,所以很难把PM调上去。。
发表于 2015-2-28 14:47:17 | 显示全部楼层
回复 36# lsh0211


    哥们,在EA 输出断环做AC,感觉主极点在输出,只有增大LDO输出负载电容会把它往低频推些,但是capless的用法毕竟不可能挂太大的电容啊。。。PM很难调出来。
发表于 2015-3-3 20:05:35 | 显示全部楼层
capless结构,空载时,输出的极点频率才比较低, 中载、重载,输出极点肯定高啊。
要在空载时补偿的比较好,补偿的比较好,可以考虑再增加一个零点。

这个结构,做外接cap,比较好做。capless比较难。
好几年前,在soc中做过一个capless的,去除其中的buffer级,变成真正的2级,各方面性能挺好的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:35 , Processed in 0.023176 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表